本文介绍了一个基于Cadence物理综合工具的一次通过深亚微米设计流程。在流程中,重点考虑了高性能系统设计的时序收敛问题,深亚微米设计中的连线延迟、信号串绕以及精确的时序分析等问题。通过对科学院重大创新项目以及863重点项目支持的高性能CPU(龙芯1)的设计和流片,对该流程的可行性进行了验证。龙芯1一次流片成功,主频达到了266MHz, 符合最初的时序要求。