用SignalTap嵌入逻辑分析仪验证PLD设计

不错的资料，与大家分享
希望以后大家能够把好的资料分享，共同进步！

|技术文章 |

| |
|用SignalTap嵌入逻辑分析仪验证PLD设计 |
|作者：Altera 公司 |
| |
| |
|要说ASIC设计者的经验有所提示的话，那么将来的百万门级可编程逻辑设计中验 |
|证会耗费大半的设计周期。随着设计复杂度的增加，传统的设计验证方法如仿真 |
|需要其它技术和工具的补充，因为这些可编程芯片系统（SOPC）进行完全的真实 |
|模拟是不可在适当的时间内完成。而且，设计规模的陡增必然需要新的工具来观 |
|察已编程期间的内部操作。尤其是随着第三方IP使用的增加，它们需要获取内部 |
|探测来验证操作，使其和设计的其它部分相分离。最后，由于封装技术的提高， |
|必须开发新的方法以使于对象BGA之类日趋小型化和大规模封装的硬件进行验证。|
|一种新的技术SignalTap，业已开发满足这些需求。SignalTap允许设计者在PLD运|
|行期间同时监视内部信号。通过下载电缆或传统的分析设备连接到用户工作部的P|
|C板卡上，便可