ASIC逻辑综合中对关键路径处理方法的研究

不错的资料，与大家分享
希望以后大家能够把好的资料分享，共同进步！

逻辑综合中对关键路径处理方法的研究 | |
|[ 作者：同济大学微电子中心 夏有为 林正浩 | 更新时间：2005-8-19] |
| |
| |
|摘 要：本文介绍了IC设计中逻辑综合的一般步骤及相关基本概念，并在此基 |
|础上以综合工具Design Compiler为例，从基本电路单元、端口、边界和结构4个 |
|方面，着重阐述了对关键路径的处理方法。 |
|关键词：综合；Design Compiler；关键路径 |
|  |
|引言 |
|在IC设计流程中，逻辑综合是后端设计中很重要的一个环节。综合就是指使用综 |
|合工具(本文以Design |
|Compiler为例)，根据芯片制造商提供的基本电路单元库，将硬件描述语言描述的|
|RTL级电路转换为电路网表的过程。主频是芯片性能的重要指标之一，如果希望关|
|键路径的延迟满足芯片设计的周期时间，不但需要RTL代码描述满足要求，