Verilog 代码风格规范

Verilog 代码风格规范
XXXX Verilog HDL 代码规范 FPGA 组




Verilog HDL 代码规范




文档作者： frwfpga 日期： 2014-03-07

审 批： 日期：
XXX Verilog HDL 代码规范



修订记录

日期 修订版本 描述 作者
2013-8-5 1.00 初稿完成 frwfpga
2013-9-27 1.01 1 、命名规范中函数 frwfpga
名、模块名大写修改
为小写。
2、增加模块规范中条
件判断算式表达式部
分。




2014-11-29 版