首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 低功率多输出入端口缓存器档案之分析与设计

低功率多输出入端口缓存器档案之分析与设计

资料介绍
本篇文章主要是在探討如何分析與設計低功率多輸出入埠暫存器檔案,因為暫存器檔案常被使用在微處理器與數位訊號處理晶片上,因此,如何設計高效能的暫存器檔案電路是當務之急。本篇文章將從暫存器檔案的架構與電路型態做切入,分析各種不同電路架構之優劣,以決定適合之暫存器檔案電路架構。再由電路功率消耗分析著手,將暫存器檔案電路內部各個區塊電路,做功率消耗分析,找出最耗能的區塊電路,用低功率的電路設計技巧來完成高效能低功率之暫存器檔案電路。
低功率多输出入端口缓存器档案之分析与设计
本地下载

评论