理解VGA时序

最近一段时间，看见EEPW-CPLD群里的很多网友和我一样在弄CPLD 的VGA实验，和很多人一样，我一开始也是搞不掂，后来经过咨询51FPGA版主、查看网上的资料、多次仿真才弄清楚了VGA是怎么回事。撰写本文，主要是为了自己理清所学内容，希望也能对大家有帮助。


理解VGA时序
2014/4/12
（学号：136-finema??

前言






FPGA这多姿多彩的世界??

背景知识



A的场、行周期、刷新率等概念搞清楚，不清楚去查Baidu或Google??
也可看：http://www.cnblogs.com/spartan/archive/2011/08/16/2140546.html




1秒中刷新了多少帧。）



时序总览




[pic]
??







见http://tinyvga.com/vga-timing/640x480@60Hz

|同步脉冲 |后沿 |显示脉冲 |前沿 |合计 |单位 |
| | |（即可见部分 | | | |
| | |?? | | | |
|2 |33 |480 |10 |525 |行周?? |


??



[pic]
??
也就是说2个行周期后，1帧的场同步信号就结束了，再