使用CPU+FLASH+MAX II CPLD远程配置Cyclone FPGA实现方案及代码

stx4_配置方式，使用CPU+FLASH+MAX II CPLD远程配置Cyclone FPGA实现方案及代码
使用 CPU+FLASH+MAX II CPLD 远程配置 Cyclone FPGA 实现方案及代码

现在越来越多的系统尤其是通信系统需要支持远程升级功能,同样对 FPGA 也要求能实现远
程配置,如 CPU+FLASH,CPU+FLASH+CPLD 等多种方式实现,本文仅仅以 CPU+FLASH+CPLD
方式远程配置 Altera 的 Cyclone 系列 FPGA 为例说明.(Altera 其它产品系列的远程配置要对 CPLD
代码做一些修改.具体修改参数及详细说明参加本文源代码中注释部分.)
使用 CPU+FLASH 实现远程配置 Altera Cyclone FPGA 电路图如图一所示. (这里 FPGA 采用
PS 配置模式,对于这种远程配置模式在此不做详细讨论,实现原理是 CPU 使用软件模拟 PS 时序
把 FLASH 中的数据写入到 FPGA.)




图一 CPU+FLASH 远程配置 Altera Cyclone 系列 FPGA
使用 CPU+FLASH+MAX(MAX II) 实现远程配置 Altera FPGA 电路图如图二所示 .( 这里
Cyclone 采用 PS 模式,这里我们需特别注意对 Cyclone 系列 PS 模式 MSEL0 应接到 VCC,MSEL1
接到 GND,根据经验 nSTATUS,INIT_DOWN,CONF_DOWN 上拉电阻 4.7K 比较合适,10K 仅仅是
一推荐值)
 图二 CPU+FLASH+CPLD 远程配置 Altera FPGA(PS 模式)
我们以 CPU+FLASH+CPLD 远程配置 Altera Cylone 系列 FPGA 为例说明,原理图参考图
二.(但此时由于 C