高速系统的频率合成和时钟产生

频率合成和时钟产生现已成为高速数据采集和RF设计中的关键因素。本培训文档将讨论频率合成器的主要类型——锁相环(PLL)和直接数字频率合成器(DDS)——以及每一种类型所适合的应用。还将详细讨论频率合成器设计的各个方面。时钟分配和转换等其他应用也会涉及，并说明欠佳时钟导致的一些问题。研讨会将给出一些欠佳时钟设计的例子，以及正确设计可得到的结果。
高速系统的频率合成和时钟产生
实现更高信号处理性能的高级技术


秦宇 应用工程师 ADI亚洲技术支持中心
法律声明

f 专有信息说明，免责与免除担保

ADI演示文稿是ADI公司的财产。ADI演示文稿以及ADI提供或在此处使用的软件、文本、图片、设计元素、音频和所有其他
ADI演示文稿是ADI公司的财产 ADI演示文稿以及ADI提供或在此处使用的软件 文本 图片 设计元素 音频和所有其他
资料（简称“ADI信息”）的所有版权、商标和其他知识产权和所有权均属ADI公司及其许可人所有。事先未经ADI书面许可，
不得以任何方式、通过任何形式或媒介复制、出版、改编、修改、展示、分发或销售ADI信息。
ADI信息和ADI演示文稿均按“原样”提供。尽管ADI希望ADI信息和ADI演示文稿准确无误，但ADI不对ADI演示文稿和
ADI信息作任何担保，包括但不限于关于准确性和完整性的担保。排字错误和其他失误都可能存在。ADI不保证ADI信息和
ADI演示文稿能满足您的要求、准确、不会中断或不存在错误。ADI不对适销性、特定用途实用性或不侵犯任何第三方知识产
权作任何明示或暗示的担保。对于因您使用ADI信息和ADI演示文稿而引起的或与其相关的任何损害或损失，包括但不限于数
据丢失或损坏、电脑病毒、错误、遗漏、中断、缺陷或其他故障，无论此等责任属于侵权、合同或其他，ADI均不承担任何责
任。使用其中提到的任何第三方参考软件须遵循与此等第三方签订的适用许可协议（若有）。

2013 Analog Devices, Inc. 保留所有权利




2
今日议程

f 时钟和频率合成的应用领域

f 锁相环(PLL)的设计与应用

f 直接数字频率合成(DDS)的设计与应用

f 时钟产生与分配