首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 高速PCB 设计的布局布线优化方法

高速PCB 设计的布局布线优化方法

资料介绍
高速PCB设计的布局布线优化方法技术文库

高速 PCB 设计的布局布线优化方法
随着半导体工艺的发展,器 件的工作频率越来越高,使 得高速 PCB 的设计成为产品 设计中的一个重要环节,而 高速 PCB 设计所面临的过 冲、下冲、振铃、延迟和单调性等信号完整性问题,将成为传统设计的一个瓶 颈,设计人员仅仅凭经验将越来越难设计出完整的解决方案,因此设计人员只 有借助一套完整的信号完整性分析工具才能准确预测并消除这些问题。下面我 们结合高速 PCB 设计分析工具 SpecctraQuest 来分析以上的 PCB 级信号完整性 问题。 拓扑结构对信号的影响 当信号在高速 PCB 板上沿传输线传输时遇到阻抗不匹配,将有部分能量从阻抗 不连续点沿传输线传回,造成反射现象。在高速 PCB 设计中,有很多问题都是 由反射引起的,因此应该特别注意。在高速 PCB 板上,一条导线已经不再是单 纯的导线,而须当作传输线 看待,按照传输线理论来处 理。阻抗的不匹配,以及在 不同分支上传输时间的不一 致都会造成信号完整性问 题。 图 1 是一个典型的单驱动器 多接收器的拓扑结构,在接 收器端开路,阻抗为无穷 大,因此信号在终端会发生全反射,沿传输线原路返回。串接电阻阻值为 Z0, 传输线阻抗为 2Z02=Z01=Z0,信号沿 Z01 通过连接点传递到两个分支时,由于两个 分支并联,因此从 Z01 看过去的阻抗正好为 Z0,因此信号在从 Z01 传递到两个分 支时信号不会发生反射。信号继续沿分支传递到终端,终端开路,因此信号被 反射回来;由于是不平衡的拓扑结构,信号沿原路返回时就会有时间上的不一 致,因此在节点处就会有信号完整性问题出现。

采用对称的拓扑结构可以解决这个问题。结合如图 2 所示实际工作中的一个例 子来分析,这是在一个路由器中收发器 到内存的拓扑结构图,驱动器是 BCM5625,接收器是存储器。 在图 2 中红……
标签:高速设计的布局布线优化方
高速PCB 设计的布局布线优化方法
本地下载

评论