首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > PCB EMC设计技术

PCB EMC设计技术

资料介绍
如何处理实际布线中的一些理论冲突的问题1. 如何处理实际布线中的一些理论冲突的问题 问:在实际布线中,很多理论是相互冲突的;例如: 1。处理多个模/数地的接法:理论上是应该相 互隔离的,但在实际的小型化、高密度布线中,由于空间的局限或者绝对的隔离会导致小信号模拟地 走线过长,很难实现理论的接法。我的做法是:将模/数功能模块的地分割成一个完整的孤岛,该功能 模块的模/数地都连接在这一个孤岛上。 再通过沟道让孤岛和“大”地连接。 不知这种做法是否正确? 2。 理论上晶振与 CPU 的连线应该尽量短,由于结构布局的原因,晶振与 CPU 的连线比较长、比较细, 因此受到了干扰,工作不稳定,这时如何从布线解决这个问题?诸如此类的问题还有很多,尤其是高 速 PCB 布线中考虑 EMC、EMI 问题,有很多冲突,很是头痛,请问如何解决这些冲突?多谢! 答:1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的 地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。 2. 晶振是模拟的正反馈振荡电 路, 要有稳定的振荡信号, 必须满足 loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干 扰, 即使加 ground guard traces 可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正 反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。 3. 确实高速布线与 EMI 的要求有很 多冲突。 但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规 范。 所以, 最好先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题, 如高速信号走内层。 最 后才用电阻电容或 ferrite bead 的方式, 以降低对信号的伤害。 2. 钟 在……
PCB EMC设计技术
本地下载

评论