首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 设计高速电路板的注意事项

设计高速电路板的注意事项

资料介绍
设计高速电路板的注意事项
设计高速电路板的注意事项
转自《电子工程专辑》
• 叠层数问题
• 特性阻抗
• 延迟
• EMC
我最近针对一篇关于PCB特性阻抗的文章写了封信。该文阐述了工艺过程的变化是怎样引
起实际阻抗发生变化的,以及怎样用精确的现场解决工具(field
solver)来预见这种现象。我在信中指出,即使没有工艺的变化,其它因素也会引起实际
阻抗很大的不同。在设计高速电路板时,自动化设计工具有时不能发现这种不很明显但
却非常重要的问题。然而,只要在设计的早期步骤当中采取一些措施就可以避免这种问
题。我把这种技术称做“防卫设计”(defensive design)。
叠层数问题
一个好的叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施,同时也最易被
人们误解。这里有几种因素在起作用,能解决一个问题的好方法可能会导致其它问题的
恶化。很多系统设计供应商会建议电路板中至少应该有一个连续平面以控制特性阻抗和
信号质量,只要成本能承受得起,这是个很好的建议。EMC咨询专家时常建议在外层上放
置地线填充(ground
fill)或地线层来控制电磁辐射和对电磁干扰的灵敏度,在一定条件下这也是一种好建议

|[pic] |
|图1:用电容模型分析叠层结构中的|
|信号问题 |

然而,由于瞬态电流的原因,在某些普通设计中采用这种方法可能会遇到麻烦。首先,
我们来看一对电源层/地线层这种简单的情况:它可看作为一个电容(图1)。可以认为电
源层和地线层是电容的两个极板。要想得到较大的电容值,就需将两个极板靠得更近(距
离D),并增大介电常数(ε▼r▼)。电容越大则阻抗越低,这是我们所希望的,因为这样可
以抑制噪声。不管其它层怎样安排,主电源层和地线层应相邻,并处于叠层……
标签:设计高速电路板的注意事项
设计高速电路板的注意事项
本地下载

评论