高速数字系统中的信号完整性及实施方案

高速数字系统中的信号完整性及实施方案高速数字系统中的信号完整性及实施方案
文章作者：张绍军 黄 振 文章类型：设计应用 文章加入时间：2003 年 3 月 24 日 2:39 文章出处：电子技术应用

摘要：描述了高速数学电路中典型的信号完整性问题，分析了各种破坏信号完整性的原 因及解决方案，并结合一个实际的高速 DSP 系统，阐述实现信号完整性的具体方法。 关键词：信号完整性 端接 DSP 系统
现在的高速数字系统的时钟频率可能高达数百兆 Hz，其快斜率瞬变和极高的工作频率，以及很大的电路 密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。破坏了信号完整性将 直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系 统崩溃。因此，信号完整性问题已经越来越引起高速数字电路设计人员的关注。

1 信号完整性问题及其产生机理 信号完整性 SI （Signal Integrity）涉及传输线上的信号质量及信号定时的准确性。在数字系统中对于逻辑 1 和 0，总有其对应的参考电压，正如图 1（a）中所示：高于 ViH 的电平是逻辑 1，而低于 ViL 的电平视为 逻辑 0，图中阴景域则可视为不确定状态。而由图 1（b）可知，实际信号总是存在上冲、下冲和振铃，其 振荡电平将很有可能落入阴影部分的不确定区。信号的传输延迟会直接导致不准确的定时，如果定时不够 恰当，则很有可能得到不准确的逻辑。例如信号传输延迟太大，则很有可能在时钟的上升沿或下降沿处采 不到准确的逻辑。一般的数字芯片都要求数据必须在时钟触发沿的 tsetup 前即要稳定，才能保证逻辑的定 时准确（见图 1（c） ） 。对于一个实际的高速数字系统，信号由于受到电磁干扰等因素的影响，波形可能 会比我们想象中的更加糟糕，因而对于 tsetup 的要求也更加苛刻，这时，信号完整性是硬件系统设计的一 个至关重要