高速电路设计中的信号完整性研究

高速电路设计中的信号完整性研究　 电讯技术 2004 年第 2 期 文章编号 :1001 - 893X ( 2004) 02 - 0149 - 04

研究与开发

RESEARCH & DEVELOPMENT

高速电路设计中的信号完整性研究
黄德勇 1 , 张 　 扬 1 , 杨云志 2

①

(1. 电子科技大学 , 四川 成都 610054 ;2. 中国西南电子技术研究所 ,四川 成都 610036)

摘　 要 : 通过对高速电路特点的介绍 ,讨论了高速电路中影响信号完整性的因素 。针对这些问题 ,提 出了解决措施 。最后介绍了 Mentor 公司的 Board Station 在高速电路设计中的应用 。 关键词 : 高速电路 ; 信号完整性 ; IBIS 模型 ; 仿真 中图分类号 : TN702 　　 文献标识码 :A

Signal Integrity in the Design of High Speed Circuit
HUANG De - yong , ZHANG Yang , YANG Yun - zhi
1 1 2

( 1. University of Electronic Science and Technology of China ,Chengdu 610054 ,China ; 2. Southwest China Institute of Electronic Technology ,Chengdu 610036 ,China) Abstract :The characteristics of high speed circuits are introduced , and the factors influencing the sinal integrity are discussed. Some resolutions for those factors ar