首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 利用Cadence Allegro进行PCB级的信号完整性仿...

利用Cadence Allegro进行PCB级的信号完整性仿...

资料介绍
利用Cadence Allegro进行PCB级的信号完整性仿真5现 代 电 子 技 术 6 年 第 期 总 第 期
收稿日期

仿真与测试

利用 Cad ence Al l eg ro 进行 PCB 级的信号完整性仿真
Sig nal Integ rity Sim ul ation with Al l eg ro for PCB Board D esig n

西安电子科技大学


西安





西安



c

西安大唐电信有限公司
c c ¤





在高速 ° 设计过程中 仅仅依靠个人经验布线 往往存在巨大的局限性 " 利用 的 软件

包对电路进行 ° 级的仿真 可以最优化线路布局 极大地提高电路设计质量 从而缩短设计周期 " 本文结合作者的 实际设计经验 介绍使用 的一般步骤并列举在使用过程中所发现的一些问题 " 关键词 高速 ° 布线
文件转换

信号完整性仿真

随着信息宽带化和高速化的发展 以前的低速
° 已完全不能满足日益增长信息化发展的需要 而

首 先 元件的焊盘名和封装名会出现问题 在
¤ 中合法的命名规则在 § 中则可能

高速 ° 的出现将对硬件人员提出更高的要求 仅仅 依靠自己的经验去布线 会顾此失彼 造成研发周期 过长 浪费财力物力 生产出来的产品不稳定" 一般 认为高速 ° 是指其数字信号边沿上升时间小于 倍信号传输时延 这种高速 ° 的信号线必须按照传 输线理论去设计 否则将会严重影响信号的完整性"
发布一个功能 公司针对 ° ¤

不合法" 例如 在 ¤ 中可这样定义一个封装名 / § 1 °0 但是在转换至 2
§
利用Cadence Allegro进行PCB级的信号完整性仿...
本地下载

评论