一些关于ESD的国内文章

2004电路与系统学报－多指条nMOSFET抗ESD设计技术第9卷 第6期 2004 年 12 月
文章编号： 1007-0249 (2004) 06-0132-03

电路与系统学报 JOURNAL OF CIRCUITS AND SYSTEMS

Vol.9 No.6 December， 2004

多指条 nMOSFET 抗 ESD 设计技术*
罗宏伟 1,2， 恩云飞 2， 杨银堂 1， 朱樟明 1
（1. 西安电子科技大学 微电子所，陕西 西安 710071； 2. 信息产业部 电子五所分析中心 电子元器件可靠性物理及应用技术重点实验室，广东 广州 510610）

摘要：利用多指条 nMOSFET 进行抗 ESD 设计是提高当前 CMOS 集成电路抗 ESD 能力的一个重要手段，本文针 对国内某集成电路生产线，利用 TLP（ Transmission Line Pulse）测试系统，测试分析了其 nMOSFET 单管在 ESD 作用 下的失效机理，计算了单位面积下单管的抗 ESD (Electro Static Discharge) 能力，得到了为达到一定抗 ESD 能力而设 计的多指条 nMOSFET 的面积参数，并给出了要达到 4000V 抗 ESD 能力时保护管的最小面积，最后通过 ESDS 试验进 行了分析和验证。 关键词：ESD 设计； nMOSFET；多指条 中图分类号：TN402 文献标识码： A

1

引言
现代 CMOS 集成电路技术的不断发展，使得集成电路不断向高性能、低功耗、高集成度的方向发

展，对可靠性的要求也越来越高。随着 CMOS 器件尺寸不断缩小，ESD 作为集成电路可靠性的一个主 要失效机理，所引起的损伤已经成为当前 CMOS 集成电路的致命威胁，ESD 设计及失效分析也已成为 集成电路可靠性研究的最重要课题之一。在目前先进的 CMOS 工艺下，最常用的 ESD 保护电路结构 仍然是基