下一代器件的ESD保护架构设计

下一代器件的ESD保护架构设计
下一代器件的ESD保护架构设计
2008年06月06日
表單的頂端
[pic][pic][pic][pic]
表單的底部
本文旨在消除对ESD保护架构的困绕，帮助设计人员采取新的措施设计出具有更高可靠性
的系统。主要议题包括ESD保护器件基本原理、选取ESD保护器件的主要考虑因素以及传
统ESD保护架构的缺点。最后，本文介绍了California Microo
Devices(CMD)公司开发的具有突破性创新意义的ESD保护架构。
系统设计级的ESD保护策略正在发生根本性变革，主要有两大趋势：随着系统IC向更先进
工艺技术节点的转移，它们受ESD的影响越来越大；随着数据速率的不断攀升，它们对信
号完整性的要求也越来越严格。

处理更高数据速率的传统方法是减少ESD保护器件的电容，但这样做可能降低器件的ESD
保护功能。因此系统设计师被迫在系统可靠性和信号完整性之间作出折衷。

传统ESD架构已经无法提供合适的保护功能，因为它们不是针对保护这些越来越容易受E
SD影响的新系统IC而设计的。前代ASIC芯片可接受的箝位电压和剩余电流值可能会损坏
最新的半导体器件。另外，像USB 2.0, HDMI和Display
Port等高速数据接口的普及也增加了保持高等级信号完整性同时确保强大ESD保护性能的
复杂性。

不断变化的应用环境也增加了ESD的易感性。大量笔记本电脑和手持设备(如手机、MP3播
放器、数码相机和其它移动设备)都是在不受控的环境中使用(即没有接地的腕带或良好
导电和接地的桌面)。在这些环境中，人们在插拔电缆时经常会碰到I/O连接器引脚。另
外，便携式设备在正常使用期间(比如用包携带时)会累积电荷，一旦它们连接到另外一
台设备(如台式