首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > PCB抗静电放电ESD的设计方法

PCB抗静电放电ESD的设计方法

资料介绍
PCB抗静电放电ESD的设计方法
PCB时抗静电放电ESD的设计方法
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如
穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁
死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了
消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。
  在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。
在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局
布线,能够很好地防范ESD。以下是一些常见的防范措施。
  *尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信
号线-
地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的1/10到1/100。尽量地将每
一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连
接线以及许多填充地的高密度PCB,可以考虑使用内层线。
  *对于双面PCB来说,要采用紧密交织的电源和地栅格。电源线紧靠地线,在垂直和
水平线或填充区之间,要尽可能多地连接。一面的栅格尺寸小于等于60mm,如果可能,
栅格尺寸应小于13mm。
  *确保每一个电路尽可能紧凑。
  *尽可能将所有连接器都放在一边。
  *如果可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。
  *在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上,要放置宽的机箱
地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。
  *在卡的边缘上放置安装孔,安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地
上。
  *PCB装配时,不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺
钉来实现PCB与金属机……
标签:抗静电放的设计方
PCB抗静电放电ESD的设计方法
本地下载

评论