高速时序信号完整性及时钟端接问题研究

高速时序信号完整性及时钟端接问题研究研究设计

　　 电　 子　 测　 量　 技　 术 　EL EC TRON IC M EA SU R EM EN T
T EC HNOL O GY

第 30 卷 第 3 期 2007 年 3 月 　

高速时序信号完整性及时钟端接问题研究
王典洪 　 周　 欣
( 中国地质大学机电学院 　 武汉 　 430074)

摘　 要 : 本文介绍了时序设计中经常出现的信号完整性问题及其对时序预算的影响 ,介绍了高速系统中传输线的分 类、 特性及其阻抗的计算 。根据 ICS953401 在 PC 主板上应用时所出现的不同信号问题 , 分析了反射 、 振铃的产生原 因 ,并使用相应的端接来改善时钟信号完整性 。 关键词 : 偏斜 ; 抖动 ; 传输线 ; 反射 ; 端接 中图分类号 : TN789 　　 文献标识码 : B

Integral ity and clock terminal of high speed time sequence signal
Wang Dianho ng 　Zho u Xin
(Depart ment of Mechanical and Elect ronic Engineering ,China Universit y of Geo sciences ,Wuhan 430074)

Abstract : The paper int roduced t he signal integrality p roblem in t he time sequence design , and it impacted on time sequence budget . And t he classificatio n , characteristic , impedance comp utation of t ransmissio n line in t he