ADS设计CMOS低噪声放大器的资料

ADS下CMOS低噪声放大器的设计优化电子技术

魏玉香等 :ADS 下 CMOS 低噪声放大器的设计优化

ADS 下 CMOS 低噪声放大器的设计优化
魏玉香 ,李富华
( 苏州大学 电子信息学院 　 江苏 苏州 　 215021)

摘　 要 : 运用仿真工具 ADS ,通过对 CMOS 共源共栅低噪声放大器的共源级栅宽 , 源级电感以及栅极电感值的扫描仿 真 ,以 Smit h 阻抗圆图的形式给出了一个直观的 L NA 设计优化流程 , 近似实现了最佳噪声源阻抗和输入阻抗的同时匹配 。 按照该方法设计的基于 0. 18 μm CMOS 工艺 ,工作在 1. 58 GHz 的低噪声放大器 ,其噪声系数为 1. 3 dB ,S11 为 - 28. 4 dB , 功耗为 3. 42 mW ,从而很好地证实了该方法的可行性 。 关键词 :CMOS ; 共源共栅 ; 低噪声放大器 ; 噪声匹配 ; 输入阻抗匹配 中图分类号 : TN402 　　　　　 文献标识码 :B 　　　　　 文章编号 :1004 373X ( 2008) 03 176 03

Design Optimization of CMOS Lo w Noise Amplif ier under ADS
W EI Yuxiang ,L I Fuhua
( School of Elect ronics & Info rmation ,Soochow University ,Suzhou ,215021 ,China)

Abstract :A design optimization of CMOS cascode LNA is presented by Smith chart though the parameter sweep of the width of common source stage ,source inductor and gate