首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 一种数字锁相环频率合成器的设计

一种数字锁相环频率合成器的设计

资料介绍
一种数字锁相环频率合成器的设计EDA 技术专栏

一种数字锁相环频率合成器的设计
史飞,喻洪麟
(重庆大学光电技术及系统国家教育部重点实验室, 重庆 400044)
摘要: 介 绍 了 一 种 采 用 M C 1 4 5 1 5 2 实 现 的 数 字 锁 相 环 频 率 合 成 器 , 其 输 出 频 率 范 围 为 1 4 2 0 ~ 1920MHz,频 率 步 进 为 200kHz,相 位 噪 声 小 于 - 90dBc/Hz, 杂 散 抑 制 优 于 60dB,输 出 功 率 P 0 ≥ 10dBm。 该 频 率 合 成 器 在 TCL-376 型 接 力 机 上 得 以 成 功 运 用 ,运 行 稳 定 、可 靠 。 关键词: 数 字 锁 相 环;M C 1 4 5 1 5 2 ; 环 路 滤 波 器; 微 波 V C O ; 预 分 频 器 中图分类号 : TN492          文献标识码 : A          文章编号 : 1003-353X(2003)11-0064-04

Design of a DPLL frequency synthesizer
SHI Fei, YU Hong-lin
( Ministry of Education Key  Lab for Opto-electronic Technology and System,Chongqing University , Chongqing   400044 , China )

A b s t r a c t :  A design method of a DPLL frequency synthesizer based on MC145152 is introduced. The output frequency range of the DPLL is from 1420 MHz to 1920 MHz; ……
一种数字锁相环频率合成器的设计
本地下载

评论