若干RF&MW的设计资料,必有一款适合你!!!

锁相跳频源的极值相位裕量设计法
锁相跳频源的极值相位裕量设计法
刘光祜*
（电子科技大学电子工程系，成都，610054）

[摘要]
本文针对电流型电荷泵PLL频率综合器芯片，提出一种无源环路滤波器方案和设计方法。
作者称之为“极值相位裕量设计法”。它使PLL频率合成器成为2型(3~4)阶环。文章论证了
设计公式，并用该设计方法研制了一个L波段的跳频源.该跳频源在相位噪声，调频速度
和杂散抑制等方面达到了令人满意的性能指标。
关 键 词 锁相； 频率综合器； 滤波器； 跳频源； 相位裕量； 相位噪声
中图分类号 TN911.8

1前言


锁相(PLL)频率综合器（跳频源）的低杂散特性是直接数字频率综合器(DDS)所无法取代
的一个优点。PLL频率综合器的设计，其实主要工作就是正确选择和设计环路滤波器(LF
)，使频率综合器指标在相位噪声、杂散抑制、跳频速度和稳定性等方面合理兼顾，实现
综合性能最佳。因此，本文仅讨论环路滤波器的设计方法。

在电流型电荷泵锁相频率综合器芯片占主流的今天，设计PLL时，有源LF较无源LF几乎已
经失去传统意义上的所有的优点。计算机仿真和实践都表明：获得较高的边带抑制度，
无源LF仅需简单的RC低通滤波，而有源LF却往往要使用具有传输零点的高阶LC低通滤波
。此外，有源LF使用了集成运算放大器，还会使相位噪声增加。因此，很多半导体器件
公司如NSC、PSC都推荐使用无源环路滤波器。

本文针对用电流型电荷泵鉴相的频率综合器芯片，提出了一种无源三阶环路滤波器的工
程设计方法。该方法与用Matlab作理论分析的结果吻合。应用该方法在L波段完成的微波
锁相跳频源达到了相当高的性能指标。

2 环路滤波器