频率合成器

EasyPLL简化先进锁相环路的设计过程
EasyPLL简化先进锁相环路的设计过程
引言
电脑辅助设计工具不但可以大幅缩短锁相环路的设计时间，还可改善电路设计。通过电
脑辅助设计工具，工程师可以更深入地了解设计背后的运作原理。若实际性能与理论预
测相符，工程师对整个设计会更具信心。若理论模型预测的性能高于实际性能，问题很
可能出在元件本身，例如元件过于灵敏，也可能是不恰当地使用元件。无论是哪一种情
况，都说明上述的理论模型非常有用。理论模型必须能与实际测量出来的数据进行比较
，才可显示其实际效用。
锁相环路滤波器设计的
基本原理
环路滤波器必须采用外置元件，而这些元件对系统性能有极大的影响。只要从中作出适
当的取舍，便可改善环路滤波器的设计，甚至无需将锁相环路芯片重新设计，也可提升
其性能。
图 1 所示的滤波器由 5
部分组成。设计滤波器时必须明白这5方面的局限。第一个局限是闭环系统必须有特定的
环路带宽。第二个局限是应按照规定采用适当的相位容限。换言之，这两个局限已就阻
尼系数及自然频率两方面作出限定。许多设计都会将这两个因素的影响计算在内，但余
下的三个局限仍需解决。例如，应如何选择环路带宽及相位容限。一般来说，若要选择
理想的环路带宽，必须在开关速率及寄生性能之间作出取舍。一般的应用都会将相位容
限定于 50 度左右，但实际的相位容限需视具体设计而定。
[pic]
图 1  锁相环路系统

即使环路带宽及相位容限已确定，系统仍受另外三个局限的制约。第三个局限是必须找
出可支持最高开关速度的理想极点，其实际大小可以根据Gamma优化参数计算出来。一直
以来，这个参数都预设为 1，不会特别列出，但这会令锁定时间增加 30%
以上。第四个局限是必须确定两个极点之间的比率。第二极点接近第一极点时的滤波效
果最好，但有关元件便无法实现，串行电阻会接近无限大，而靠近压控振荡器的电容器
则接近零。压控振荡器的输入电容通