首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > TDR全新的阻抗匹配、信号完整性检验方法

TDR全新的阻抗匹配、信号完整性检验方法

资料介绍
5989-4077CHCN用物理层测试系统和先进设计系统 (ADS)工具设计高速电路背板
应用指南

摘要
今天人们要求通信系统能以超过每秒钟10 Gbit的速率来进行高速 数据传输。数字电路设计人员在追求 10 Gb/s 甚至更高的数据率时所 面临的最大挑战之一是如何对背板进行设计和组装, 他们在设计过程 中使用的一种新方法包括了使用基于测量结果的模型, 使用这种新方 法会取得怎样的成功与他们在实验室中使用的设计工具, 以及各种工 具能否良好协同工作密切相关。 本文讲述在由许多线性无源元件构成 的背板组件设计中,因阻抗不连续造成反射带来的各种问题。通过借 用一个使用两种流行的电路设计工具物理层测试系统(PLTS)和先进设 计系统(ADS)进行背板设计的典型实例, 我们来对设计过程中所进行的 测量、 模型建立和仿真方法的优点以及它们带给那些有实际经验的设 计人员的好处给予评估。

2

典型 10 Gb/s 电信系统

图 1. 典型高速网络应用

今天的先进电信系统要求实现超过 10 Gb/s 数据率的高速数据传 输。模块化的机柜系统,例如核心路由器、以太网交换机和存储子系 统因物理层的信号完整性问题向数字设计师提出严峻的挑战。 以往人 们通常把印刷电路板、连接器、电缆和过孔当成是简单的部件,稍加 考虑或者无需考虑其他因素就可以很容易地把它们组成一个系统。 现 在,从逻辑电平 0 到逻辑电平 1 的数据上升时间已不到 100 ps,从而 在过去认为简单的电路结构中形成微波传输线效应。 在许多如图 1 所 示的高速网络应用中, 会用基于底板的系统接口来承载各线卡控制层 处理器间的通信,这个物理层的铜导体接口给设计、开发和测试网络 部件的信号完整性设计工程师带来了许多挑战。 对高速数字电路设计 而言, 最具挑战性也是最令人感兴趣的领域之一就是背板的应用设计, 路由器和交换机的性能主要受到背板元件所……
标签:5989-4077CHCN
TDR全新的阻抗匹配、信号完整性检验方法
本地下载

评论