清华大学研究生数字大规模集成电路课件

第8章（课件）时序电路（1）2004年12月1日第八章 时序逻辑
输入 Inputs 当前状态 Current State 输出 Outputs

COMBINATIONAL LOGIC 组合逻辑 Registers Q
寄存器

下一状态 Next state

D

CLK 时钟

2 种存储机理：
正反馈 基于电荷
2004－12－1
清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 1 页

存储机理
静态
正反馈
CLK

动态
CLK

基于 电荷
Q CLK

D

Q

D

CLK

CLK

2004－12－1

清华大学微电子所 《数字大规模集成电路》 周润德

第 8 章 (1) 第 2 页

存储单元的实现方法与比较：
1. 利用正反馈（再生）：静态（双稳态） （1）静态：信号可以“无限”保持 （2）鲁棒性好：对扰动不敏感 （3）对触发脉冲宽度的要求:
触发脉冲的宽度须稍大于 沿环路总的传播时间，也即 这两个反相器平均延时的两倍

Vi1

Vo1 = Vi2

Vo2

Vo2 = Vi1 Vi2 = Vo1 A C（亚稳态点）

（4）尺寸大
限制了在计算结构如流水线式数据通路中的应用

B Vi1 = Vo2

2. 利用电荷存储 动态（要求定期刷新，要求从电容中读出信号时不会干扰 所存储的电荷，因此要求具有高输入阻抗的器件）
2004－12－1
清华大学微电子所 《数字大规模集成电路》 周润德 第 8 章 (1) 第 3 页

亚稳态点（Meta-Stability）
V i2=Vo1 V i2 5 Vo1
A
V 5=V Vo1 i2 V i2 o1

A

C

C

B
d

B
d

V 5 Vo2 i1 V i1 =V o2

V 5V i1 o2 V i1 =V o2

过渡区的增益应当大于 1
此时，A、B为稳态工作点，C为亚稳态点 触发翻