资料介绍
集成电路的封装设计和失效分析解决办法:
⑤
封装引出端所受热应力 封装和PCB之间的Δα、ΔT 热失配
减小Δα, 改变材料 陶瓷封装TCE≈6×10-6/℃ 塑料封装TCE≈(12~26)×10-6/℃ PCB TCE≈16×10-6/℃
引起的应力将作用于表面安装器件(SMD)的各引出端: BGA、CSP的焊接点 SOP、QFP的引线和焊接点。
引线材料选用低杨氏模量材料Ecu < E4J42 几何尺寸上:增大支撑高度, 减薄引线厚度。 对于BGA、CSP等低支撑高度的封装需采用下填料。
1
2
图4-12
翼形引线上所受应力的有限元模拟
图3-13
3
由封装引起的主要失效模式
4
图3-14
有无下填料时倒装芯片在温度循环时的失效模式
无下填料的倒装芯片封装边缘处焊点裂缝的剖面 扫描电镜图像。 该倒装芯片是热循环试验中的失效 样品。 无下填料时焊球裂(在边缘上)
5 6
1
3.
封装热-力设计 它包括: (1)结构设计 (2)材料(优化)设计 (3)工艺优化设计 (4)合理使用指南
7
8
下面以一种HIC功率金属外壳的设计为例,使用 有限元法进行计算机模拟: 优化判据为:残余应力小, 后续使用应力小, 形变小, 工艺上能实现,成品率可提高。 结构设计:形状:设置吸收槽,耳朵区位置和引线位置 选择, 几何尺寸;最大线长和厚度优选, 引线绝缘子结构选择和位置优选。
材料选择:无氧铜基板-可伐密封框-钢帽, 半硬高导无氧铜-钢密封框-钢帽。 可伐引线-硬玻璃-钢圈; 4J50引线-铁封玻璃-钢圈 考虑到温度反复(冷却-使用时升温-冷却) >900 ~400℃ 室温
目标:系统残余应力小,最大形变(拱曲高度)小, 可以制造,成本较低。 模拟结果:
9
10
形状: 吸收槽,可明显减小应力和形变; 引线绝缘子要下平,不能下凹上凸; 引线绝缘子高度要