CMOS 两级运算放大器设计与HSPICE 仿真

CMOS两级运算放大器设计与HSPICE仿真第 28 卷 第 12 期 2007 年 12 月

湖南科技学院学报 Journal of Hunan University of Science and Engineering

Vol.28 No.12 Dec.2007

CMOS 两级运算放大器设计与 HSPICE 仿真
何红松
（湖南科技学院 电子工程与物理系，湖南 永州 425100） 摘 要：本文根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分 析了 CMOS 运算放大器的所有性能参数，使用 Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过 Hspice 仿 真软件给出了性能指标的仿真结果。 关键词：CMOS；运算放大器；密勒补偿；Hspice 中图分类号：O59 文献标识码：A 文章编号：1673-2219（2007）12-0028-03 提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步
[1]

1

引

言

两级运放可以同时实现较高增益和较大输出摆幅 ，其 设计思路是将增益和摆幅要求分别处理， 而不是在同一级中 兼顾增益与摆幅。 即运用第一级放大器得到高增益， 可以牺 牲摆幅， 第二级放大器主要实现大输出摆幅， 以补偿第一级 牺牲的摆幅， 并进一步提升增益， 从而克服了单级运放增益 与摆幅之间的矛盾，同时实现高增益和大摆幅。因此，利用 两级放大器结构设计放大器的思想在通用运放的设计中被 广泛采用。本文详细介绍了一个 CMOS 两级运算放大器的 设计过程。
1

增大增益。 负载电容 共模输入电压 输出动态范围 静态功耗 开环直流增益 单位增益带宽 相位裕量 转换速率 共模抑制比 负电源抑制比 等效输入噪声 表 1 设计指标 3 pF 固定在（VDD + VSS）/2 [0.1(VDD-VSS), 0.9(VDD-VSS)] ≤ 2