基于Verilog HDL设计的自动数据采集系统

基于Verilog HDL设计的自动数据采集系统
基于Verilog HDL设计的自动数据采集系统
[pic]
摘要：
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设
计思路、Verilog
HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：
该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
关键词： 可编程逻辑器件 Verilog HDL FIFO FSM
随着数字时代的到来，数字技术的应用已经渗透到了人类生活的各个方面。数字系统的
发展在很大程度上得益于器件和集成技术的发展，著名的摩尔定律（Moore's
Law）的预言也在集成电路的发展过程中被印证了，数字系统的设计理念和设计方法在这
过程中发生了深刻的变化。从电子CAD、电子CAE到电子设计自动化（EDA），随着设计复
杂程度的不断增加，设计的自动化程度越来越高。目前，EDA技术作为电子设计的通用平
台，逐渐向支持系统级的设计发展；数字系统的设计也从图形设计方案向硬件描述语言
设计方案发展。可编程器件在数字系统设计领域得到广泛应用，不仅缩短了系统开发周
期，而且利用器件的现场可编程特性，可根据应用的要求对器件进行动态配置或编程，
简单易行地完成功能的添加和修改。
在现代工业的发展中，实时测控系统得到广泛应用，这就对高速数字信号处理系统提出
了更高的要求。因为要涉及大量的设计，为了提高运算速度，应用了大量DSP器件。数字
采集系统是整个系统的核心部分之一，传统方法是应用MCU或DSP通过软件控制数据采集
的模/数转换，这样必将频繁中断系统的运行从而减弱系统的数据运算，数据采集的速度
也将受到限制。因此，DSP+CPLD的方案被认为是数字信号处理系统的最优方案之一，由
硬件控制模/数转换和数据存储，从而最大限度地提高系统的信号采集和处理能力。