应对FPGA设计验证挑战调试是关键

应对FPGA设计验证挑战调试是关键
专家：秦贤智先生
职务：明导(上海)电子科技有限公司 现场应用工程师[pic]

专家观点：应对FPGA设计验证挑战调试是关键

今天的FPGA已经成为某些增长最快的高科技市场的电子系统核心。摩尔定律在FPGA的门
数与速率上不断呈现，高容量、高性能的FPGA已处在硅技术的前沿，甚至在某些场合替
代了ASIC。同时技术和市场两方面都对FPGA的设计验证提出了更高的要求和挑战，技术
上，百万门以上时钟超过100M的设计越来越普遍，有些甚至集成了复杂的内核，如Alte
ra Excalibur器件中的ARM核，Xilinx VirtexII中的TI
DSP核；市场上，产品的更新换代越来越快，为获得最大的投资回报，需加快产品的上市
时间。

IC技术的发展远远超过了EDA工具的发展，在ASIC设计领域形成了设计能力与产品上市时
间的带沟。某些EDA公司，如Mentor
Graphics，预见到FPGA设计面临着同样的挑战，因此与FPGA厂商一起，研制开发了适应
下一代器件结构的设计工具FPGA
Advantage，以填补这个带沟。新的设计工具要求FPGA设计采用硬件描述语言（HDL），
能够在设计的初始阶段就对系统的功能进行验证，甚至对嵌入式的SOC系统进行软硬件协
同仿真，如Seamless,再用综合工具完成从设计概念到硅片的转换。

在设计的各个阶段，调试是非常关键的，因为几百万门FPGA流程所花费的大部分的时间
是在设计反复上，因此要求发现问题后能够迅速更正。交互探求、交互高亮、动画以及
其他交互调试特性都可以快速确定设计问题。增量式的设计修改，如HDL生成、编译、设
计重载可提供一个高效的设计反复循环，方便设计者进行更多的设计反复。更进一步，
设计流程还可与FPGA厂商所提供的布局布线工具相结合。小的几何形状的物理