利用FPGA进行高速可变周期脉冲发生器设计

利用FPGA进行高速可变周期脉冲发生器设计
利用FPGA进行高速可变周期脉冲发生器设计
1 概括

      
要求改变脉冲周期和输出脉冲个数的脉冲输出电路模块在许多工业领域都有运用。采用
数字器件设计周期和输出个数可调节的脉冲发生模块是方便可行的。为了使之具有高速
、灵活的优点，本文采用atelra公司的可编程芯片FPGA设计了一款周期和输出个数可变
的脉冲发生器。经过板级调试获得良好的运行效果。

　　2 总体设计思路

　　脉冲的周期由高电平持续时间与低电平持续时间共同构成，为了改变周期，采用两
个计数器来分别控制高电平持续时间和低电平持续时间。计数器采用可并行加载初始值
的n位减法计数器。设定：当要求的高电平时间以初始值加载到第一个减法器中后，减法
器开始减计数，计数到零时自动停止，同时启动第二个记录低电平持续时间的计数器计
时。当第二个减法计数器也减计到零时，计数器自动停止。这样就完成一个脉冲的输出
，而这个脉冲的周期控制完全可以在计数器的初始值中进行有效的设定．以达到脉冲周
期可调的目的。为了控制脉冲个数的输出，在脉冲输出通道上设计一个数量控制计数器
，对脉冲个数进行计数，当计到要求输出的个数时．完成输出并给出一个done信号作为
该模块工作完成的标志信号。封装好的脉冲发生器设计 框图如图l所示。

[pic]

　　引脚信号说明：

• start信号：启动信号。
• reset，信号：系统复位信号。
• clock信号：系统时钟信号。
• high信号：高电平持续时间初值。
• low信号：低电平持续时间初值。
• num信号：个数控制寄存器初始值。
• output信号：脉冲输出信号。初始化时为低。
• done信号：脉冲输出完的标志信号。
　　3 高低电平计时