实际运用中差分信号线的分析和LAYOUT

实际运用中差分信号线的分析和LAYOUT差分信号的分析和 LAYOUT

实际运用中差分信号线的分析和 LAYOUT
随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能 够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。 而串行总线又尤以差分信号的方式为最多。所以在这篇中整理了些有关差分信号线的设计和大家探讨下。 关键字：差分信号线，LVDS，眼图，LAYOUT。 1.差分信号线的原理和优缺点 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差 分结构设计，什么另它这么倍受青睐呢？在 PCB 设计中又如何能保证其良好的性能呢？带着这两个问题， 我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通 过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条 线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图 在 A-A‘的电流是从右到左，那 B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消 的。耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈 值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目 前流行的 LVDS（low voltage di