一种基于功耗管理的DSP处理器设计

一种基于功耗管理的DSP处理器设计
摘　要：一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增
强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设 　
关键词：DSP处理器 流水线 哈佛结构 低功耗


　　在信息日益成为一种重要资源的今天,强大的市场需求和微电子技术的发展促成了便
携式电子系统的飞速发展。这些便携式电子设备,不但对速度和面积要求非常高,而且对
系统的平均功耗要求也很严格,使功耗问题日渐成为制约便携式电子设备发展的瓶颈。要
获得高性能低功耗的方案,其实质也就是在处理速度、芯片面积和功耗上来权衡如何满足
数字信号处理系统的要求。
　　本文介绍了一种基于并行流水线的低功耗数字信号处理器(DSP)的系统设计,以改善
通用处理器的不足,应用于各种便携式系统中,以便取得良好的效果。
　　系统方案中,基于流水线的结构从行为级方面降低了系统的功耗;时钟管理方案则可
以允许系统在不同的工作模式下使用不同的工作频率,从而使每一个单项任务所消耗的功
耗最小;增强型的哈佛结构存储管理可以大大提高系统的并行性,提高系统效率。
1 流水线结构
　　流水线结构是芯片行为级降低功耗的主要方法之一,下面简要分析其原理。在传统的
分析方法中,CMOS电路的功耗可用下面的方程进行估计:
　　[pic]
　　其中f=1/Ts,Ts是原始时序系统的时钟周期。若是一个M级流水线系统,其关键路径则
缩短为原路经长度的1/M,一个时钟周期内充放电电容则减小为Ccharge/M(注意总电容并
没有变化)。如果时钟速度保持不变,则在原来对电容Ccharge充放电的同样时间内,现在
只需要对Ccharge/M进行充放电,这就意味着电源电压可以降低到βVdd,其中β是一个小于
1的常数。这样,流水线滤波器的功耗将为:
　　[pic]
　　和原始系统相比流水线系统的功耗降低了β2倍。
　　该DSP处理