首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 高速电子线路的信号完整性设计

高速电子线路的信号完整性设计

资料介绍
高速电子线路的信号完整性设计(一)
高速电子线路的信号完整性设计(一)
 
北京理工大学电子工程系 于波
 
1、引言
当今电子技术的发展日新月异,大规模超大规模集成电路越来越多地应用到通用系统
中。同时,深亚微米工艺在IC设计中的使用,使得芯片的集成规模更大。从电子行业的
发展来看,1992年只有40%的电子系统工作在30MHz以上的频率,而且器件多数使用DIP、
PLCC等体积大、管脚少的封装形式,到1994年已有50%的设计达到了50MHz的频率,采用
PGA,QFP,RGA等封装的器件越来越多。1996年之后,高速设计在整个电子设计领域所占
的比例越来越大,100MHz以上的系统已随处可见,Bare Die,BGA,MCM这
些体积小、管脚数已达数百甚至上千的封装形式也已越来越多地应用到各类高速超高速
电子系统中。图1所示为自80年代末IC封装的发展。
[pic] 
 由上图可见,IC芯片的发展从封装形式来看,是芯片体积越来越小、引脚数越来越
多。同时,由于近年来IC工艺的发展,使得其速度越来越高。由此可见,在当今快速发
展的电子设计领域,由IC芯片构成的电子系统是朝着大规模、小体积、高速度的方向飞
速发展的,而且发展速度越来越快。这样就带来了一个问题,即电子设计的体积减小导
致电路的布局布线密度变大,而同时信号的频率还在提高,从而使得如何处理高速信号
问题成为一个设计能否成功的关键因素。随着电子系统中逻辑和系统时钟频率的迅速提
高和信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越
发重要。对于低频设计,线迹互连和板层的影响可以不考虑,……
高速电子线路的信号完整性设计
本地下载

评论