首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 单芯片GPS接收机的硬件设计

单芯片GPS接收机的硬件设计

资料介绍
基于单芯片的GPS接收机硬件设计

基于单芯片的GPS接收机硬件设计


摘要: 给出了基于Hammerhead实现单芯片GPS接收机的硬件设计,给出射频PCB设计方案



关键词: GPS接收机;Hammerhead;射频

引言

GPS(全球定位系统)发展到今天,其用途越来越广泛,而技术的进步和用户需求也不断推
动GPS系统的增强。目前美国正在致力于GPS Block II系统的现代化和“GPS -
III”计划,旨在全面改善GPS的生命力、精度、可用性、完好性、灵活性和安全性。

GPS用户端设备也处于不断升级和发展之中。从接收机的结构来看,随着VLSI(超大规模
集成电路)和DSP技术的发展,单通道序贯式、时分多路复用式接收机早已被采用DSP模块
的并行多通道接收机所代替,所能达到的通道数和等效相关器数不断增加,集成度更高
的内嵌MPU/
MCU的GPS基带处理器芯片成为主流,将射频和数字处理集成在一起的单芯片接收机产品
也已经问世。

本文介绍了一种单芯片GPS接收机的硬件设计。该方案采用Hammerhead芯片,该芯片集射
频与基带GPS功能于一身,具有低功耗、高性能、尺寸小的特点。

Hammerhead

Hammerhead是一款由英飞凌科技公司和Global
Locate公司合作开发的高集成度单片GPS接收机IC,片内集成了低噪声放大器、混频器、
自动增益控制器、A/D、线性稳压器、锁相环、数字基带。由于它的超大规模集成度,H
ammerhead片外只需很少的元件即可构成一个GPS接收机,大大降低了元件成本以及PCB面
积。
Hammerhead使用大规模并行关联技术来接收卫星以八个并行信道发射的信号,并将它们
同32,000多个相关器中的参考码进行比较。与车辆导航系统中常用的接收器相比,该技
术可以大幅缩短首次定位时间,并可以显……
标签:基于单芯片的接收机硬件设
单芯片GPS接收机的硬件设计
本地下载

评论