首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 高速电子线路的信号完整性设计

高速电子线路的信号完整性设计

资料介绍
高速电子线路的信号完整性设计高速电子线路的信号完整性设计

北京理工大学电子工程系 于波

1、引言 当今电子技术的发展日新月异,大规模超大规模集成电路越来越多地应 用到通用系统中。同时,深亚微米工艺在 IC 设计中的使用,使得芯片的集成 规模更大。 从电子行业的发展来看, 1992 年只有 40%的电子系统工作在 30MHz 以上的频率,而且器件多数使用 DIP、PLCC 等体积大、管脚少的封装形式, 到 1994 年已有 50%的设计达到了 50MHz 的频率,采用 PGA,QFP,RGA 等封装 的器件越来越多。1996 年之后,高速设计在整个电子设计领域所占的比例越 来越大,100MHz 以上的系统已随处可见,Bare Die,BGA,MCM 这 些体积小、 管脚数已达数百甚至上千的封装形式也已越来越多地应用到各类高速超高速 电子系统中。 图 1 所示为自 80 年代末 IC 封装的发展。

由上图可见,IC 芯片的发展从封装形式来看,是芯片体积越来越小、引脚数越来越多。同时,由于近年来 IC 工艺的发展,使得其速度越来越高。由此可见,在当今快速发展的电子设计领域,由 IC 芯片构成的电 子系统是朝着大规模、小体积、高速度的方向飞速发展的,而且发展速度越来越快。这样就带来了一个问 题,即电子设计的体积减小导致电路的布局布线密度变大,而同时信号的频率还在提高,从而使得如何处 理高速信号问题成为一个设计能否成功的关键因素。随着电子系统中逻辑和系统时钟频率的迅速提高和信 号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线 迹互连和板层的影响可以不考虑,当频率超过 50MHz 时,互连关系必须以传输线考虑,而在评定系统性

能时也必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及 串扰、传输线效应等信号完整性问题。

2
高速电子线路的信号完整性设计
本地下载

评论