首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 设计交流版2004年精华内容汇总.pdf

设计交流版2004年精华内容汇总.pdf

资料介绍
设计交流版2004年精华内容汇总EDACN论坛设计交流版帖子汇总(2)
注:以下内容源自EDACN论坛设计交流版,囊括了该版2004年大部分帖子中的精华内容, 其中包含了很多有丰富设计经验EDACN设计交流版汇总(2).doc的EDA大牛的观点,相信大 家能从其中得到不少启发。但由于精力有限,无法对其中的所有观点均进行验证,如果对 其中的部分内容有异议欢迎到EDACN论坛提出。另外最初做这个汇总的目的是个人学习使 用,所摘录的内容是本人认为在对一个问题的讨论中最有启发的观点,如果想了解一个问 题的完整讨论过程可以从附带的链接中找到原帖子。 版权归EDACN论坛所有, 严禁拷贝! 转 载请联系 bbs@edacn.net by yangfeng

1 作仿真时的RAM模型都是怎么得到的? 问题: 如果一个项目中用到了外部RAM, 仿真测试时就需要有RAM的模型文件。 但很多时候用不同的RAM, 那这个模型文件怎么得到呀?难道要对照着datasheet 自己写模型吗,这样子太费力了吧?或者直接用最简单的模型,但里面又不包含 具体器件的延迟时间等信息,仿真时不能准确的反应真实情况吧。请问大家都是 如何解决这个问题的? 回答:公司网站上都会有各种仿真模型的,像Samsung的网站上就有一些; 2 通过配置给IO口添加上拉或下拉电阻: 问题: xilinx的fpga上电后reg变量的数值为0,那wire型呢? always@(posedge clk or negedge reset) begin if(!reset) a<=0; else a<=b; end 其中b为dsp通过数据总线置的数值, 如果此时不给b赋值, 那么a保持为0吗? 回答:ISE下user contraints中的assign package pins中,每个io的 terminate属性下面就可以设置在fpga的io上增加内部下拉电阻,这样当
标签:设计交流年精华内容汇
设计交流版2004年精华内容汇总.pdf
本地下载

评论